概述

优异的 MIPI® UniPro 验证 IP，用于您的 IP、系统级芯片和系统级设计测试。

自 2011 年起投入生产，应用于数十种生产设计。

用于 MIPI® UniProsm 协议的 Cadence® 验证 IP (VIP) 技术成熟且功能全面，整合了最新的协议更新，提供了完整的总线功能模型 (BFM)，并集成了自动协议检查、覆盖率模型和合规测试。UniPro VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中，帮助您减少测试时间，加速验证收敛，并确保最终产品的质量。我们的 VIP 可在所有主流的仿真器上运行，支持 SystemVerilog 和 e 验证语言，以及相关的方法学，包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范：MIPI UniPro v1.6、v1.8 和 v2.0 以及 M-PHY v4.0、v4.1 和 v5.0。

MIPI UniPro 图

产品优势

  • 合规：包含预定义的检查，以验证 DUT 代理是否遵守协议规则

  • 错误检测：支持所有层的错误检测，提供超过 200 种不同的协议检查。

  • 覆盖率：使用数百种自动协议检查，包括配置和运行时检查，监控、检查和收集总线流量的覆盖率。

  • 错误注入：随机和预定义的错误注入，轻松测试场景和场景生成。

  • 环境设置：可配置的环境层，允许对数据链路层进行早期和指定的验证。

  • 流量：在主站和从站的两个事务类别上生成 UniPro 流量，并支持约束性随机总线流量生成。

  • 创建数据包跟踪记录，便于调试

  • 在多个 TX 和 RX 队列点的回调访问，用于打分和数据操作

  • 动态激活，以便在运行时将 VIP 设为主动/被动

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

串行和 RMMI 接口
  • 支持串行和 RMMI 接口（下行）

CPort 信号接口
  • 支持 CPort 信号接口（上行）

支持所有层
  • 支持 PHY 适配器、数据链路、网络和传输层

内置序列
  • PA 链接启动、（重新）初始化、配置、错误恢复和休眠进入/退出序列

数据链路层
  • 支持 DLL 初始化、TC0 和 TC1、流量控制和确认机制

传输层
  • 支持 TL 连接管理和寻址、分段和重新组装、端到端流量控制和多 CP 端口仲裁

通道功能
  • 支持多达四个通道，每个方向的 PWM G1-G7、HS G1-G5，以及 A/B HS 速率系列

连接能力
  • 支持测试 1.6、1.61、1.8 和 2.0 的连接兼容性

PHY 测试
  • 全面支持测试模式

测试功能
  • 支持全面的测试功能

CDR
  • 支持时钟数据恢复

Simulation Test Suite

Extensive testsuite, coverage model, and verification plan with clear linkage to the specification for simple and fast compliance testing.

TripleCheck Test Suite

Master Your Tools

Tutorials, Documentation, and Local Experts

Cadence Online Support

Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles

Learn More
Related Products
System VIP
Design IP
Xcelium Logic Simulation
Palladium Emulation