优异的 MIPI® DBI-2sm 验证 IP,用于您的 IP、系统级芯片和系统级设计测试。

用于 MIPI® DBI-2sm 协议的 Cadence® 验证 IP (VIP) 技术成熟、功能全面,整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查。DBI VIP 与 DSI VIP 配合使用。DBI VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。我们的 DBI VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:MIPI DBI v2.0。

MIPI DBI 图

产品优势

  • 生成随机约束总线流量
  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • UVM 配置:用户可以使用 UVM 配置类来配置 VIP 代理

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

配置/数据

  • 支持对信号时序的协议检查

数据

  • 支持各种回调,以便更好地控制和监测功能
PHY 接口
  • A 型配置(数据总线宽度为 8、9、16 位)
  • B 型配置(数据总线宽度为 8、9、16 位)
  • C 型可选

物理层

  • 支持每个接口配置的所有信号时序

发射器和接收器

  • 驱动或监控来自显示命令集 (DCS) 的所有命令

仿真测试集合

VIP 附带一个场景测试集合,可轻松评估和部署 VIP

如需更多信息请联系我们

Master Your Tools

Tutorials, Documentation, and Local Experts

Cadence Online Support

Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles