概述

JEDEC® UFS 存储器设备的黄金标准，面向您的 IP、系统级芯片和系统级设计验证。

自 2012 年起投入生产，应用于诸多生产设计。

该 Cadence® 验证 IP (VIP) 支持 JEDEC 通用闪存存储 (UFS) 标准。UFS VIP 与行业标准的通用验证方法 (UVM) 兼容，可在所有领先的仿真器上运行，并采用行业标准的 Cadence 存储模型核心架构、接口和使用模型。

UFS 图

产品优势

  • 通过 CPort 接口提供 Unipro 和 M-PHY 的全栈支持或 UFS 独立支持
  • 数百个协议和时序检查工具，可轻松发现设计缺陷
  • 所有协议、模型状态和设备内存事件的事务和内存回调
  • 通过用户修改事务内容，实现错误注入
  • 能够检查错误并更改错误的严重程度
  • 支持启动和初始化顺序；可以跳过以节省仿真时间
  • 能够动态地更改配置参数
  • 创建数据包跟踪记录，便于调试

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

接口
  • 与 UniPro VIP 一起使用时，支持 DPDN I/F 和 RMMI I/F。使用事务的 CPort 信令引脚 I/F 和 CPort 消息

UTP 层 - UPIU
  • NOP IN、NOP OUT、查询请求/响应、任务管理请求/响应、命令、响应、数据输出、数据输入

UCS 层 - SCSI 命令
  • 读取（6、10、16）、写入（6、10、16）、查询、报告 LUN、读取容量（10、16）、测试单元就绪、验证、启动停止单元、模式感应、请求感应、安全协议输入、安全协议输出、发送诊断、读取缓冲区、写入缓冲区、预取（10、16）、同步缓存（10、16）、模式选择、反映射和格式化

UFS 协议特性
  • 启动功能
  • 支持 LUNS 和 W-LUNS
  • 支持命令交互
  • 支持的队列类型：共享队列和 per-LUN 队列

CPort 信令接口

按照 UniPro 规范的规定：

  • CPort 连接到设备 UniPro
  • CPort 直接连接到主机 UniPro

支持的用例
  • UFS 独立运行（事务模式或使用 CPort 信令接口）
  • 全栈式 UFS（通过 DPDN 串行接口使用 UniPro+M-PHY 或仅通过 RMMI 接口使用 UniPro）

UFS 3.0 支持
  • 支持 HS Gear 3 和 4、任务管理请求 UPIU 中的 IID 功能、设备健康描述符

UFS 3.1 支持
  • HPB、WriteBooster Buffer、深度睡眠电源模式、性能节流

UFS 4.0 支持
  • EHS 及其在 RPMB 中的使用、OOO RTT 和 DataIn 传输、HPB 2.0、ARPMB

Master Your Tools

Tutorials, Documentation, and Local Experts

Cadence Online Support

Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles

Learn More
Related Products
System VIP
Design IP
Xcelium Logic Simulation
Palladium Emulation