优异的 Cadence MIPI® CSI-2sm 验证 IP (VIP),用于 IP、系统级芯片和系统级设计测试。

自 2008 年起投入生产,应用于数十种生产设计。

Cadence 为 CSI-2 协议提供成熟而全面的 VIP,该协议是 MIPI 系列的一部分。Cadence® CSI-2 VIP 整合了最新的协议更新,提供了完整的总线功能模型 (BFM),并集成了自动协议检查和覆盖率模型。CSI-2 VIP 可以轻松集成在 IP、系统级芯片 (SoC) 和系统层面的仿真平台中,帮助您减少测试时间,加速验证收敛,并确保最终产品的质量。VIP 可在所有主流的仿真器上运行,支持 SystemVerilog 和 e 验证语言,以及相关的方法学,包括通用验证方法学 (UVM) 和开放验证方法学 (OVM)。

支持的规范:MIPI CSI2 v1.3、v2.0、v2.1、v3.0、v4.0,MIPI D-PHY v1.2、v2.1、v2.5,MIPI C-PHY v1.0、v1.2、v2.0,MIPI CSE v1.0,MIPI PAL/CSI2 v1.0 和 MIPI A-PHY v1.0。

MIPI CSI-2 图

产品优势

  • 支持 SystemVerilog、UVM、OVM、e 和 SystemC 的仿真平台语言接口
  • 生成CSI-2、D-PHY、C-PHY 和 A-PHY 级别随机约束的测试激励,并且可以将预定义的错误注入到这些激励中。
  • 在多个 TX 和 RX 队列点的回调访问,用于打分和数据操作
  • 创建数据包跟踪记录,便于调试
  • 动态激活,以便在运行时将 VIP 设为主动/被动
  • 支持 e 和 SystemVerilog 语言的广泛覆盖率

主要功能

下表列出了 VIP 中实现的规范的一些重要功能:

功能名称

描述

PHY 接口

  • 支持 D-PHY v2.5、C-PHY v2.0 和 A-PHY v1.0 的两种 PHY 接口:串行(Dpdn/ABC/上行链路/下行链路)和并行 (PPI/APPI)

PPI 数据总线宽度

  • C-PHYsm 支持 16 位和 32 位 PPI 数据总线宽度
  • D-PHYsm 支持 8 位、16 位和 32 位 PPI 数据总线宽度
  • A-PHYsm 支持 16 位、32 位和 64 位 PPI 数据总线宽度

数据通道

  • DPHY 和 CPHY 支持 1 至 8 个 PHY 数据通道

数据类型

  • RGB → RGB444,RGB555,RGB565,RGB666,RGB888
  • RAW → RAW6,RAW7,RAW8,RAW10,RAW12,RAW14,RAW16,RAW20,RAW24,RAW28
  • YUV → YUV420 8/10 位,传统 YUV420 8 位,YUV420 8 位 CSPS,YUV420 10 位 CSPS
  • 通用长包数据类型 1 至 4,用户定义的格式 1 至 8,空白数据,空包和嵌入数据
  • FS-FE、LS-LE 和所有通用短包码(1 至 8)

时钟

  • 支持连续和非连续的 TxWordClkHS 和 RxWordClkHS 时钟操作

交错/交叠

  • 支持虚拟通道和数据类型交错

虚拟通道扩展

  • C-PHY 支持 32 个虚拟通道,D-PHY 支持 16 个虚拟通道

超低功耗模式 (ULPM)

  • 在时钟和数据通道上支持超低功耗模式 (ULPM)

触发器

  • 支持所有 4 个触发命令,包括触发传输后的低功耗数据和低功耗数据暂停

像素层

  • 支持面向 RGB、RAW 和 YUV422 数据类型的像素层
  • 支持像素打包成字节流

加扰

  • 支持基于通道的数据有效载荷扰码
  • 支持 D-PHY 和 C-PHY 的 LFSR 初始化
  • 支持 C-PHY 扰码 LFSR 初始化的多种同步字类型插入

时延降低传输效率 (LRTE)

  • 支持在 C-PHY 和 D-PHY 上使用协议生成和消耗的填充和间隔,在单个 HS 突发中合并来自同一帧的多个数据包

高效数据包分隔符 (EPD)

  • 支持 C-PHY 和 D-PHY 的 PHY 生成和消耗的 PDQ
  • 当用 LRTE 合并多个数据包时,D-PHY 的 PDQ 是 HS-IDLE,C-PHY 的 PDQ 是同步字

D-PHY 备用校准序列

  • 支持 PRBS9 生成的 D-PHY 备用校准序列,包括 D-PHY v2.1 errata01 的更新

帧同步数据包

  • 支持每个 FS 包的帧号增加 1 或 2

间隔符字节生成

  • 支持将间隔符重新定义为最小值,如 CSI2 v2.1 规范中定义的那样

传输结束数据包 (EoTp)

  • 支持在最后一个数据包之后的短数据包,以表示 HS 突发传输的结束

间隔符生成

  • 对于 CPHY 和 DPHY EPD option 1,支持数据包中没有 PDQ (Packet Delimiter Quick) 的间隔符,对于 DPHY EPD option 2,支持可变长度的间隔符

智能关注区

  • 支持 SEDP 数据包和 SROI 数据包 option 1 和 2

统一串行链路

  • 支持 SNS 和 APP 在 HS/LPDT 模式下发起的 USL 事务以及传输完整性检查
  • 支持 USL BTA 开关寄存器
  • 支持切换到软待机和流模式
  • 支持动态时钟控制

DPHY v2.5 的 CSI-2

  • ALP 模式 - 支持数据传输和所有 ALP 控制突发
  • 快速通道 BTA--ALP 模式下的突发转向
  • ALP 模式下的时钟通道 ULPS

CPHY v2.0 的 CSI-2

  • 快速通道 BTA--ALP 模式下的突发转向

A-PHY v1.0 的 CSI-2

  • 支持通过 A-PHY 串行和 APPI 接口传输 CSI2 数据包

相机服务扩展 (CSE)

  • 支持 A/D/C-PHY 的 SEP 格式

协议适配层 (PAL)

  • 支持 TU 功能的所有模式
  • 支持单个 A 包中的多个短数据包

Simulation Test Suite

Extensive testsuite, coverage model, and verification plan with clear linkage to the specification for simple and fast compliance testing.

Master Your Tools

Tutorials, Documentation, and Local Experts

Cadence Online Support

Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles