概述

JEDEC® DDR4 NVDIMM-P 存储器设备的黄金标准，面向您的 IP、系统级芯片和系统级设计验证。

完全支持 DDR4 NVDIMM-P 第一款上市产品。

该 Cadence® 验证 IP (VIP) 支持 JEDEC® DDR4 NVDIMM-P 存储器设备标准。它提供了一个成熟的、高性能的合规性验证解决方案，支持仿真、形式分析和硬件加速平台，适用于知识产权 (IP)、系统级芯片 (SoC) 和系统级验证。DDR4 NVDIMM-P VIP 与行业标准的通用验证方法 (UVM) 兼容，可在所有领先的仿真器上运行，并采用了行业标准的 Cadence 内存模型核心架构、接口和使用模型。

DDR4 NVDIMM-P 框图

产品优势

  • 数百个协议和时序检查工具，可轻松发现设计缺陷
  • 多种预定义配置，基于特定存储器供应商的零件编号、数据手册或 ememory.com 上的通用 JEDEC 定义
  • 所有协议、模型状态和设备内存事件的事务和内存回调
  • 能够选择性地跳过初始化或动态更改配置参数
  • 在仿真过程中，可以动态地改变时序参数
  • SystemVerilog 中具备广泛的功能覆盖率
  • 支持 SystemVerilog、UVM、OVM 和 SystemC 的仿真平台语言接口

主要功能

下表列出了 VIP 中实现的规范的一些重要功能：

功能名称

描述

DRAM 兼容引脚接口
  • 支持与 DDR4 UDIMM、RDIMM 和 LRDIMM 相同的引脚组

扩展内存地址空间
  • 支持高达 8TB 的内存

握手方案
  • 通过主机控制器和媒体控制器之间的握手方案支持读写功能

片上命令
  • 支持片上 ECC、XREAD 和 XWRITE、SREAD、SEND、SEND-W_PER、PWRITE、MRS、FLUSH、掉电进入和退出以及 ZQ 校准命令

乱序操作
  • DDR4 NVDIMM-P 支持不按顺序的内存读写

数据中毒
  • 支持 poison bit 以指示数据损坏

DDR4 DB 集成
  • 读取和写入将使用 DDR4 DB 设备进行传播，同时媒体控制器连接到 DDR4 DB 数据引脚的 DRAM 端

Master Your Tools

Tutorials, Documentation, and Local Experts

Cadence Online Support

Increase your efficiency in using Cadence Verification IP with online trainings, VIP Portal, application notes, and troubleshooting articles

Learn More
Related Products
System VIP
Design IP
Xcelium Logic Simulation
Palladium Emulation