OpenEyeのご紹介 人類の健康増進に貢献するために
昨年9月、創薬に向けた計算分子設計分野で業界をリードするOpenEyeはケイデンスの一員として迎えられました。今回OpenEyeとその技術についてご紹介させていただきます。
HiFi-TURB プロジェクト - AIおよび機械学習による乱流モデリング
流体力学における課題は、乱流の流れを捉えることが難しいことです。HiFi-TURBプロジェクトでは、革新的なプログラムを開始し、高忠実度のLES/DNSデータを使用し、AIと機械学習アルゴリズムを適用して、乱流量間の相関を特定することを目的としています。
「Celsius EC Solver」および「DataCenter Design Software and DataCenter Insight Platform」新機能のご紹介
今年2月に発表したCelsius™ EC Solver、 DataCenter Design Software and DataCenter Insight Platform™の最新リリースにて新たな機能が追加されました。特に注目すべきCAD関連の機能、インサイト機能を中心に、新しく追加された機能を紹介します 。
新たな検証課題と高性能FastSPICEシミュレータSpectre FX
最新のメモリやSoCの検証に必要な高精度かつ高速なFastSPICE回路シミュレータSpectre FXをご紹介します。
PPA向上および短TAT化にも貢献! Digital Full Flowに融合したModus DFT Test Solutionのご紹介
幅広いサポートと高品質なテストを提供し、更にLSIの設計のPPA改善および設計の短TAT化に貢献できるModus DFT Test Solutionについて紹介します。
アサーション(SVA)の下書きをしたいときには
アサーションは検証の効率を高めますが、不慣れなうちはSVA式を意図どおりに記述することができず、何度も書き直しシミュレーションし直し、と時間を消費してしまうことがあります。そんなとき、アサーションを「事前練習」する方法があるのです。
OrCAD 便利機能のご紹介
OrCADは35年以上多くのお客様に幅広いシーンでご利用いただいているプリント基板設計ツールです。 今回は主な特徴やツールを使いこなすためにぜひ知っていただきたい最新の便利機能をご紹介いたします。
AI/MLアプリケーションの普及に対応しつつ一段と高速化が進むDRAMメモリーインターフェース
最新のDDR関連の設計IPの状況について、GDDR6 IP、LPDDR5X IPを取り上げてご紹介いたします。
Chiplet接続 標準規格UCIeとCadence UCIe IPのご紹介
昨年、chiplet間通信のための標準規格であるUCIeが定義されました。ケイデンスではTest Chip開発、 UCIe IP開発を行っています。今回はUCIe規格概要とケイデンスのIPソリューションについてご紹介します。
組込みシステムの低コスト化、及び開発効率を向上させるDual-OS環境 ~Xtensaのセキュリティ拡張を用いた実現~
組込みシステムの低コスト化や開発効率向上には、Dual-OS環境が有効です。現在Cadenceと南山大学が共同研究している、Xtensaのセキュリティ拡張によるDual-OS環境を紹介します。 この共同研究の詳細は、2023年7月開催予定のCadenceLIVE Japan 2023で発表予定です。
ケイデンスオンラインサポート (Cadence Online Support: COS)のご紹介
ケイデンスオンラインサポートでは、24時間365日、ソフトウェアアップデート、ケースの登録や技術文書、ビデオ等何千もの技術情報が検索、利用できます。今回は、その中からオンライントレーニングとデジタルバッジの機能をご紹介します。
トピックス:CadenceLIVE Japan開催のご案内
7月14日(金)横浜ベイホテル東急において、CadenceLIVE Japan 2023を開催します!
Archive
2023 Issues
2022 Issues
2021 Issues
2020 Issues