概述

Cadence® 16G Multi-Link Multi-Protocol PHY 是一款经过硅验证的高端SerDes IP,支持运行速率从 1.25Gbps 到 16Gbps,具有长距离的均衡能力,非常低的动态功耗和待机功耗。该SerDes为时间敏感的应用提供了超低的退出延迟。它可同时支持 PCI Express® (PCIe®) 4.0、10G-KR 和 QSGMII/SGMII,以及其他协议,允许在同一个PHY宏中灵活地混合和匹配协议类型。

核心优势

高性能

单个宏支持最大速率 16Gbps、多达 16 个通道的长距离应用

成熟,经过硅验证的

经过合规验证,已在客户 SoC 中实现量产

低风险

经过 Cadence 严格的 IP 验证流程和系统压力测试

易于使用

经过充分验证的预集成 IP 交付,包含封装和信号完整性的支持,以及用于芯片快速启动和唤醒的固件Firmware

主要功能

  • 支持网络、高性能计算 (HPC) 和应用的丰富的协议类型
  • 低延迟、长距离和低功耗模式
  • 多链路 PHY — 在一个PHY宏内同时支持多个协议
  • EyeSurf — 无损片上示波器
  • 通过友好的图形界面,用户可以轻松地访问嵌入式比特误码率 (BER)、模式测试器和监视器,来进行实时的链路性能测量
  • 丰富的隔离、测试模式和环回,包括 APB 和 JTAG
  • 支持 16 位、20 位和 32 位的PIPE 和非 PIPE 接口
  • 可选择性地,对发送和接收路径的串行引脚的极性,进行翻转

视频