概述

MIPI CSI-2 receiver

面向 MIPI® CSI-2sm 的 Cadence® Receiver (RX) IP 是一个经过完全验证、可配置的数字内核,符合 MIPI Alliance CSI-2 v2.1 规范。该控制器 IP 负责处理和解码基于 CSI-2 协议的摄像头或其他传感器数据流,并管理有效载荷数据转发或解包到像素流接口。非常适合在应用或图像处理器和符合 MIPI CSI-2 的相机传感器之间提供高速串行接口。

MIPI CSI-2 接收器框图

核心优势

功能齐全、高度可配置的 IP 内核

为不同应用提供定制面积

可集成到 Cadence DPHY 或第三方 MIPI D-PHY

支持广泛的工艺节点

提供符合车轨标准的版本

附带安全手册和 FMEDA

主要功能

  • 符合标准。CSI-2 v2.1,具有 8 位和 16 位 PPI 数据宽度,支持 1、2、4 或 8lanes的链路宽度

  • 提供多达 8 个独立的流输出接口,支持高度可配置的选项,包括多种像素模式、各种缓冲模式、打包数据模式、数据类型选择以及虚拟通道或数据类型交错等