概述

Cadence® 10Gbps Multi-Protocol PHY IP 采用了低动态功耗和低漏电设计技术，专为移动、物联网、消费和汽车电子而设计。该 PHY IP 针对在单个 PHY上运行多协议的应用而设计，可支持 USB 3.1、PCI Express® (PCIe®) 3.1、DisplayPort TX v1.4、Embedded DisplayPort TX v1.4b、SATA 3、10G-KR 和 QSGMII/SGMII 规范。PCS 符合 PIPE 4.x 接口规范，可支持不同协议的动态均衡功能。

核心优势

多协议多链路的支持能力

单个 PHY 具有多协议的支持能力，能提供更好的 SoC 配置灵活性

实现优化的性能、功耗和面积

非常适合高性能、小尺寸的应用

全面的测试功能保证了 SoC 的快速开发

广泛的 BIST 和 DFT 能力保证了IP的轻松集成、快速bring-up和快速调试

主要功能

  • 支撑网络、HPC 等应用的广泛协议
  • 低延迟、长距和低功耗模式
  • 多链路 PHY — 在一个宏内同时支持多个协议
  • EyeSurf — 无损片上示波器
  • 广泛的隔离、测试模式和环回，包括 APB 和 JTAG
  • 支持 16 位、20 位和 32 位 PIPE 和非 PIPE 接口
  • 发送和接收路径上的串行引脚的极性，可选择性的反转
Cloud Computing Technology And Online Data Storage For Business Network Concept.

资源

相关产品

16G 多协议 PHY

USB 3.x 控制器

PCIe 和 CXL 控制器