概述
Cadence® 的10Gbps 多协议PHY IP 简化了设计过程，同时不会影响性能、功耗或硅裸片面积。该 IP 针对移动、无线物联网、消费和汽车产品而设计，可以在单个 PHY 宏单元上运行的多种不同的协议，包括 USB 3.1、PCI Express® (PCIe®) 3.1、DisplayPort TX v1.4、嵌入式 DisplayPort TX v1.4b、SATA 3、10G-KR 和 QSGMII/SGMII。
核心优势
多协议，具有多链路能力
单个 PHY 宏通过协议混合和匹配提供更好的 SoC 可配置性
实现优化的性能、功耗和面积
非常适合高性能、尺寸小的应用
全面的可测试功能支持快速的 SoC 开发
强大的 BIST 和 DFT 功能，可轻松的集成、快速的bring-up和快速调试
主要功能
