概述
Cadence® 10Gbps 多协议 PHY IP 采用了低动态功耗和低漏电设计技术，专为移动、物联网、消费和汽车电子等应用而设计。该 PHY IP 针对在单个 PHY上可以同时运行多个协议的应用场景而设计，可支持 USB 3.1、PCI Express® (PCIe®) 3.1、DisplayPort TX v1.4，Embedded DisplayPort TX v1.4b、SATA 3、10G-KR 和 QSGMII/SGMII 规范。PCS 符合 PIPE 4.x 接口规范，可支持不同协议的动态均衡功能。
核心优势
支持多链路能力的多协议功能
通过协议混合和匹配的方式，使用单个 PHY IP就可以为SOC提供很好的可配置性
优化的性能、功耗和面积
非常适合高性能、小尺寸的应用
全面丰富的可测试性功能，支持快速的 SoC 开发
丰富的 BIST 和 DFT 功能，支持轻松集成、快速的芯片启动，唤醒和调试
主要功能
