Virtuoso 异构集成

概述

利用 Virtuoso Studio 加速异构集成

将不同类型的半导体集成到一个系统中，有助于缩小面积，降低功耗，同时提供高性能的射频、光电子和有线接口。通过集成小芯片 (chiplet)，电路可以通过一个个最优流程来实现，从而降低整体成本，加快产品上市。Cadence Virtuoso Studio 提供多项先进功能，帮助设计人员从容应对异构设计挑战，如电气、电磁 (EM) 和光电子信号多结构 (fabric) 协同分析，以及系统级集成和验证，包括功耗和热分析。

核心优势

Edit-in-Concert 技术

对集成电路、封装和电路板进行井然有序的多用户上下游协作编辑

跨结构分析和签核

包括跨越 IC、封装和电路板域的整个网络

互操作性

利用 Virtuoso 和 Allegro 平台的互操作性，在各个平台都可以进行设计

真正的多技术环境

Virtuoso Studio 基础架构允许在系统设计中同时使用多个 PDK

系统设计规则检查和电路布局验证

验证整个系统的互联和可制造性

主要功能

完整系统实现：
Edit-in-Concert 技术让您可以在 Virtuoso 环境内编辑各种结构，并立即查看系统级的变更。因此，RFIC、光子 IC (PIC) 和系统级封装 (SiP) 模块设计人员能够针对模块或其他结构（芯片、模块、电路板），在所有 IC 上下文环境中编辑版图设计。这样做可以确保各个结构之间的互联始终准确无误且可以制造。Cadence Allegro 的互操作性允许将构造模块导入系统设计中，还支持使用业界标准的工具和流程对封装设计进行完工修整和流片。
跨结构分析和签核：
在 Virtuoso 环境中，整个系统的版图和原理图一览无余，让您可以针对“黄金标准的”系统原理图进行仿真。可以提取完整的设计，并对版图的效应进行反向标注，以便进行系统级验证。要设计当今的复杂系统，纳入射频和光电子跨结构流程至关重要。