模拟缺陷
核心优势
- 快速确定设备制造缺陷的潜在来源
- 采用多种故障注入方法优化仿真分辨率及性能
- 基于仿真来计算测试程序的缺陷覆盖率
- 使用最小的测试集,提供最大的故障覆盖率
- 支持不同的缺陷模型 (开路,短路或者桥接
- 根据设备类型,参数值和端口等标准来查看缺陷报告
- 构建即正确的方法,快速识别故障
- 基于产品测试限制(范围,>,等)的缺陷检测
- 基于预处理和校准等,客户定制测量测试
制造测试是决定产品上市时间至关重要的一步。测试成本占器件总成本的绝大部分,并且直接与测试花费的时间成正比。
基于Spectre® APS和Virtuoso 全定制集成电路设计平台创建的Cadence® Legato™ 可靠性解决方案便于客户使用。客户可以在流片前迅速分析制造测试并提高测试覆盖率,从而在造成实际产品的失效前筛选出不良器件。将Spectre集成到Virtuoso ADE产品工具包中,可以在混合信号仿真的环境中去进行针对模拟电路的仿真,以此同时还为客户提供一种独有并且迅捷的仿真工具,进而减少故障覆盖率的仿真时间。
Legato™ 可靠性解决方案不仅支持基于版图的故障分析用于产品签收, 还支持基于原理图的故障分析用于产品测试。此外,它还能分析测试覆盖率,通过测试程序检验故障并以百分比的形式呈现其结果;也能提高测试优化降低测试成本,凭借最少的测试就能获得最大的覆盖率, 并且在混合信号仿真的环境中进行针对模拟电路的故障仿真。
对于后仿真分析,Legato™ 可靠性解决方案提供两种故障检测的方法,其中一种基于测试限制,另外一种基于故障结果数据及标准参考数据的比较进而评估其差异性。在后仿故障检测中,客户根据指定的规则和标准规范所设定的限制,可通过Virtuoso ADE Assembler检测故障。 该测量方法可以根据客户需求,基于单个信号或者覆盖的多个信号而展开。
通过使用这种独一无二的解决方案,客户可以在设计早期时识别测试问题,从而最大限度的提高测试覆盖率及消除测试遗漏。
![](https://newstaging.cadence.com/content/dam/cadence-www/global/zh_CN/diagrams/cic-legato-reliability-defct-analysis-flow-cn.jpg)
模拟缺陷仿真三步骤流程图
Blogs VIEW ALL