SoC 验证

什么是 SoC 验证？

从耳塞等消费品到医疗器械和先进的太空技术，人类生活的方方面面都离不开系统级芯片 (SoC)。这项令人惊叹的技术将整个计算系统整合到单一集成电路，优化了板内连接并实现了微型化。此外，SoC 功耗更低，可以处理高吞吐量计算，并为移动计算带来优势。

随着技术进步和客户的期望提高，SoC 已成为高度复杂的电子和计算设备不可或缺的组件。因此，在流片之前，需要使用有效的方法（缩短时间和降低成本）来验证这些复杂的 SoC 设计。

业界通过 SoC 验证来测试系统的设计和功能，以确保正确实现规格和功能。平均而言，验证阶段占到 SoC 开发周期的 70% 以上，所以说 SoC 验证在设计和开发过程中起着至关重要的作用。

SoC 验证为什么很重要？

近期的报告显示，SoC 的（复合年增长率）将达到 8.55％，到 2029 年，市场规模将达到 5.447 亿美元。因此，各企业将展开激烈角逐，竞相推出更强大的先进 SoC 产品。想要在半导体行业的竞争中保持领先地位，必须解决时间和成本这两大挑战。只有功能高效的设计才能维持市场，因为性能指标是根本的决定性因素。

SoC 的设计和开发过程会耗费大量的精力和时间。成本也非常高。全芯片级测试还需要大量的资源和时间，这增加了产品的生产成本和上市时间。通常来说，周转时间 (TAT) 以及功耗、性能和面积 (PPA) 是两个重要的关键指标。虽然二者对于芯片设计的成功都至关重要，但如果不进行任何权衡，通常很难在满足 TAT 目标的同时实现最佳 PPA。

在设计周期的早期发现错误总是有利的，因为在后期阶段才发现错误会付出很大的代价。验证芯片级功能可以缩短验证时间，并发现设计中的故障，避免代价高昂的错误。因此，选择另一种更智能，性价比高的 SoC 验证策略至关重要，因为最后再进行测试为时已晚。

此外，SoC 架构包括不同的功能单元，例如嵌入式处理器、图像处理器、CPU、片上和片外存储单元、总线结构等。设计如此之复杂，质量保证至关重要。安全、性能和功耗目标是不可忽视的重要标准。因此，SoC 验证的工作量显著增加。

SoC 验证是如何进行的？

有效的 SoC 验证管理包括以下阶段：

规划 — 设计可执行的验证计划，对各项功能做出正确评估，这十分重要。功能与测试之间不存在必然的关联性，应优先考虑覆盖率目标。
执行 — 这里的重点是在多个引擎上运行大量测试并最大限度地减少每次回归测试的周转时间 (TAT)，按计划实现所有覆盖率目标。将进行多次回归重运行，不断修复错误并添加功能。因此，启动、管理和监控所有验证引擎的作业进度至关重要。
分析 – 在执行阶段之后立即开始分析阶段。团队应汇总通过的测试覆盖率结果并调试失败的测试。具有最佳资源利用率的深度分析可以帮助改善覆盖率指标，并识别无法实现的目标，从而节省时间。
收敛 — 实现覆盖率目标后，着手处理其他可实现目标。所有的测试都需要收敛，并通过假设分析来充分证明收敛的合理性。但是，不可能实现对所有测试的完全覆盖。因此，在实践中，目标通常是达到 95% 以上，尽可能发现所有错误。

Cadence 助力 SoC 验证

对于业界领先的验证解决方案，Cadence 提供快速、可扩展的引擎和智能应用，实现灵活的计算和高效的错误修复。

Cadence 是电子市场的重要领导者，依托自身在计算软件领域的专业知识和丰富经验，提供独具特色的解决方案。这些解决方案采用最新技术，可提供无与伦比的验证吞吐量，满足多个细分市场的验证需求。Cadence 提供一流的验证策略，例如：

形式和静态验证 — 形式和静态验证采用智能验证技术，提供强大的设计可扩展性，可在更短时间内高效修复错误，无需任何验证平台。这是遍历穷举的验证方法，无需搭建验证平台，节省数月的验证时间，并且可以在设计早期发现更多错误
仿真 — Cadence Xcelium Logium Simulator 采用自动化并行和增量构建技术，提供业内一流的核心引擎性能和最佳的验证性能。这一业界领先的仿真工具拥有最大的验证吞吐量，通过单核和多核仿真技术提供最佳的单独测试性能，并利用借助机器学习进行优化的回归技术获得最佳的回归吞吐量。
便携的激励 — Cadence Perspec System Verifier 可自动开发复杂的系统级覆盖率驱动型测试来验证您的 SoC。与手动进行测试开发相比，Perspec System Verifier 能够让您以 10 倍的速度生成 10 倍的测试。此外，凭借集成的调试功能，您将能够复现、查找和修复复杂的 SoC 级别的错误，从而提高 SoC 的整体质量。
功能安全 – 与 Cadence 设计和验证流程完全集成的数字和模拟/混合信号的安全解决方案，可提高生产力并加速安全合规性
人工智能驱动型验证 — Cadence 提供了一套应用程序，利用大数据和人工智能来优化验证生产力和效率。
验证 IP (VIP) – 利用针对 IP 级、SoC 级和系统级设计测试进行优化的 VIP 和 Memory 模型，缩短仿真运行时间
系统 VIP — 将验证自动化引入 SoC，将芯片级验证效率提高 10 倍。
规划和管理 — Cadence Verisium Manager 提供自动验证规划和管理解决方案，可优化资源实施，从而提高效率。
仿真和原型设计 — Cadence 在 IP 和 SoC 验证、硬件和软件回归测试及早期软件开发方面拥有一整套解决方案
调试分析 — Cadence 提供成熟的解决方案，满足 SoC 验证、调试和自动化需求，可以将调试效率提高多达 50%。
虚拟和混合平台 — Cadence 的 Helium Virtual and Hybrid Solution 可实现早期硅前软件初始环境搭建和并行硬件/软件协同验证。