Debug Analysis
满足您的 RTL、仿真平台、VIP 和系统级芯片(SoC)验证调试需求
在复杂设计中发现漏洞绝非易事——无论是在 HDL 级别、仿真平台级别还是在验证知识产权 (IP) 级别进行漏洞调试都是如此。在实际出现漏洞之后,通常需要数十个甚至数百个周期的时间才能以故障的形式表现出来。面临这些挑战,设计和验证工程师需要使用成熟的工具,以便在仿真器生成的大量的数据中查找漏洞。
借助 Cadence 的 Indago® 技术,您可以使用成熟的解决方案,以满足 RTL、仿真平台、VIP 和系统级芯片(SoC)验证调试需求。我们的 Indago Debug Platform 可以将您的调试效率提高 50%,针对硬件验证运用高级数据探索技术,实现智能调试并提升自动化水平。