在一流的环境中实现全芯片优化和签核
签核产品工程副总裁 Sharad Mehrotra 隆重介绍了 Cadence Certus Closure Solution，这是一款颠覆性的新工具，可以在一夜之间完成芯片级和子系统的设计收敛。这个解决方案为客户提供了业内首个具有大规模并行和分布式架构的全自动化环境。
概述
高效完成芯片级签核收敛，加速芯片生成力和上市周期
Cadence Certus Closure Solution 是业内首个用于全芯片优化和签核的全自动化大规模分布式环境。它可以将芯片级同步优化和签核速度提高 10 倍之多。此外，该解决方案可针对无容量限制的实例单元，支持先进设计的高容量需求。它采用基于大规模并行技术的新架构，支持真正的全自动化、大规模分布式层级全芯片优化和签核收敛。
Cadence Certus Closure Solution 的大规模分布式计算能力，可同步支持 Innovus Implementation System 内的全芯片优化和实现、Pegasus Physical Verification System 的金属填充，配合 Quantus Extraction Solution 进行寄生参数提取，以及 Tempus Signoff Solution 进行全静态时序分析。得益于可扩展的架构，高度集成的 Integrity 3D-IC 解决方案可用于相同或不同制程节点，数百万级实例裸片，实现分布式大规模同步优化和签核。
核心优势
生产力提高 10 倍的重大突破，加速设计收敛和产品上市周期
生产力提高 10 倍
快速实现同步时序优化和签核
改善 PPA 结果
以最快速度实现前所未有的最大功率优化
增强合作
减少模块所有者的模块迭代周期，实现快速优化和签核
更好的用户体验
自动化有助于提升用户生产力
主要功能