将基于时间的 RTL 功耗分析速度加快 20 倍

对于 SoC 设计团队而言,在设计探索阶段准确测量 RTL 功耗一直是一项重大挑战。系统级验证工具可以执行真实用例,但是它们与物理实现工具(用于将 RTL 转换成门级和线级电路)和签核工具(用于验证最终设计)是完全分离的。

Cadence Joules RTL Power Solution 填补了这个差距,它可以通过系统级运行时间和容量提供基于时间的RTL功耗分析,同时还可以对门级和线级进行高质量分析。

立方体图片

在 RTL 和物理实现阶段显著降低功耗

精确功耗

RTL 功耗预估值在签核值的 15% 以内,包括 RTL 激励产生的毛刺功耗

生产力

最多可将基于时间的功耗分析加快 20 倍,采用独特的方法,以理想功耗为引导,降低 RTL 功耗

验证集成

与 Palladium 和 Xcelium 平台直接集成,用于工作负载的功耗分析,确定关键关注窗口

实现集成

原生集成在 Innovus、Genus 和 Stratus HLS 技术中,实现自动功耗优化

非常精确的集成式 RTL 功耗解决方案

  • 使用同一个功率引擎 - Joules 功率引擎可用于设计流程的所有阶段,从早期 RTL 功耗估计、高级综合、RTL 综合、布局布线到门级分析。无需切换工具或处理关联性问题。
  • 精确的 RTL 功耗估计 - 使用 Innovus Implementation SystemGenus Synthesis Solution 的实现引擎,为 RTL 设计人员提供可靠的功耗估计,包括时钟树、高扇出网络和 DFT 逻辑影响。
  • 理想功耗 - 采用独特方法,引导 RTL 设计人员减少设计中出现的不必要的功耗和活动。
  • 集成自动降低功耗功能 - 集成到 Innovus、Genus 和 Stratus HLS 技术中,用于功耗分析和自动降低功耗的高级功能。
  • 功耗回顾 - 基于门级延迟的激励精度,带有 RTL/零延迟输入。从 RTL 字级激励实现 100% 周期准确的位级功耗活动。可独立使用,也可与 Genus 和 Innovus Implementation 集成。
  • 毛刺功耗 - 使用 RTL 激励准确分析和降低设计中的毛刺功耗。在实现过程中自动降低毛刺功耗。
  • 能量分析 - 除了功耗,还可针对能量生成可靠的报告和分析。

浏览推荐资源

Blogs

View All