Renesas 和 Cadence

瑞萨电子 (Renesas) 是微控制器 (MCU)、模拟、电源和系统级芯片 (SoC) 产品的全球领导者。瑞萨电子在超过 30 个国家/地区设有生产、设计和销售运营中心。该公司的 MCU、SoC 产品和技术在市场上有口皆碑，旨在为各类关键市场领域提供解决方案，如物联网、工业、基础设施和汽车。

验证仍然是 SoC 设计不可或缺的核心，而 SoC 功能的不断增加也导致其设计变得更加复杂。SoC 的状态空间以及验证空间随着门数的增加而呈指数级增长，因此对总验证吞吐量、查找和修复错误的需求也呈指数级增长。瑞萨电子的验证团队也发现了同样的问题，他们注意到，随着 SoC 的功能密度和 IP 模块数量不断增加，在有限的资源和预算范围内实现验证和覆盖目标是一项不小的挑战。此外，他们还发现，验证吞吐量成为巨大的瓶颈，而在瞬息万变的市场环境下，满足市场需求，符合严苛的流片时间表至关重要。为了在竞争中保持领先地位，瑞萨电子需要一个有助于缩短整体设计周期、加速覆盖率收敛、提高生产力并节省资源的解决方案。

瑞萨电子采用了 Cadence 基于 AI 的 Verisium Platform 和 Xcelium ML App 来解决这一问题。拟议的解决方案提供了一个整体调试环境，使工程师能够调试从 IP 到 SoC 级的设计。该解决方案（Verisium 和 Xcelium ML App）可优化仿真回归并维持覆盖率，帮助瑞萨电子的验证团队加快了验证速度。其中的 SmartLog 技术以及波形、原理图和驱动跟踪等功能，有助于实现快速、全面、交互式的后处理调试流程。最终，瑞萨电子提高了覆盖率，优化了验证工作分配，可以更快完成对复杂 SoC 设计错误的根本原因分析。借助 Xcelium App 中的机器学习技术，瑞萨电子的验证团队能够生成精简的回归结果。还可以利用现有的随机化仿真平台去跑一些边界用例来帮助瑞萨电子及早发现错误。

Cadence Verisium Debug平台帮助工程师完成从IP到SoC设计的完整纠错。全新的波形格式符合现代验证的需求，并将仿真调试性能提高2倍。

Noriaki Sakamoto，Renesas Design Vietnam Co 总裁

瑞萨电子提到，Verisium Debug 在提高调试效率方面发挥了核心作用，他们利用以下应用缩短了验证周期：

作为我们验证流程的一部分，Cadence Xcelium Machine Learning App 通过更少的回归测试用例来加速覆盖率收敛，解决了我们急迫的验证期限问题，并最大限度地提高了整体验证性能和验证效率。

Tatsuya Kamei，瑞萨电子 HPC 数字 SOC 业务部杰出工程师

采用 Xcelium ML App 使瑞萨电子能够进行大量的回归用例的压缩，节省回归周期时间，同时不会降低覆盖率。

Verisium AI 驱动的应用使瑞萨电子的整体调试效率提高了 6 倍，并缩短了整个验证周期。瑞萨电子取得了出色的结果，缩短了 66% 的完整随机验证回归周期。Xcelium ML App 帮助他们实现了 2.2 倍的回归用例的压缩和 100% 的覆盖率。此外，在使用机器学习进行再不断的演化回归时，瑞萨电子将工作量减少了 3.6 倍，并再次实现了 100% 的覆盖率。

由于减少了机器学习回归运行次数（从 3774 次减少到 1168 次），瑞萨电子成功在预定时间内实现产品上市。除了节省资源、时间和加速覆盖率收敛外，Xcelium ML Apps 还为瑞萨电子节省了约 27 个工时。借助 Cadence Verisium AI-Driven Verification Platform 中的上述三个 Verisium 应用，瑞萨电子的验证生产力提高了 6 倍。

使用 Cadence 基于 AI 的 Verisium 平台和 Xcelium ML App，瑞萨电子的验证效率大幅提高，回归运行次数显著减少。该解决方案帮助他们提高了覆盖率，并加快了对 SoC 设计错误的全方位根本原因分析。在 AI/ML 技术的助力下，瑞萨电子的验证效率提高了 6 倍。