CadenceTECHTALK ：使用 Quantus I-DSPF 输出实现更快的模拟电路调试

立即参加Cadence和UNISOC的联合线上研讨会，了解Cadence^® Quantus抽取解决方案中的革命性调试工具如何加快模拟电路调试和设计收敛。

在本次研讨会中，UNISOC将分享他们在大规模设计项目中使用Quantus解决方案的Quantus DSPF交互式输出（Quantus I-DSPF输出）的一手经验。Quantus 解决方案是 Cadence 数字及模拟设计与签核全流程的一部分。

此次网络研讨会重点介绍：

• Quantus I-DSPF 输出的优势。这是一种创新的调试工具，可减少调试工作量，同时加快设计收敛时间。
• 与传统调试方法相比，后仿收敛时间缩短了 30%。
• UNISOC采用先进节点的创新型大规模设计已取得成功。

会议讲师：

• 朱丽瑞, UNISOC 主管CAD工程师。在 UNISOC 工作近十年，负责模拟和射频项目总体设置和后端流程的维护，如寄生抽取和 LEF 抽取。
• 沈龙， Cadence Quantus 抽取解决方案首席产品工程师。拥有超过14年的半导体和EDA经验。加入 Cadence  7 年，负责单元级和晶体管级寄生抽取。