该教学套件用于教授不同的验证技术和方法，以及实际练习设计验证。

套件规格

  • 摘要：全套 11 个模块，包括讲座PPT和实验练习（在选定的模块中），附带教学视频，可作为一学期的本科课程（完整的教学大纲如下）。
  • 模块化、灵活使用：教学人员可以自由选择教授哪些模块——使用教学套件中的所有模块或是仅使用最适合达到教学效果的模块。提供的所有材料均可编辑，可根据教学人员的需求轻松进行调整。
  • 录音：视频可用于自学。
  • 级别：中级。学生必须对芯片设计和 Verilog 有基本的了解

 

实践部分所需的所有软件工具均可通过Cadence 大学计划获取。要成为 Cadence 大学计划会员，请发送电子邮件至 universityprogram@cadence.com 咨询详情。

申请获取

课程目标

向学生讲授不同的验证技术，并进行设计验证实践练习。

学习成果

知识和理解

  • 现有的验证技术有哪些
  • 在整个设计阶段最适合使用哪种验证技术
  • SystemVerilog 在验证方面的应用
  • 通用验证方法 (UVM) 和验证环境
  • 静态、形式、动态和硬件仿真验证技术详解
  • 规划验证和验证覆盖率
  • 调试验证结果

教学大纲

1

数字芯片设计开发流程入门

2

开发流程中的验证类型

3

单元级/子系统/全芯片验证方法

Cadence Verification Suite

4

SystemVerilog 入门

5

UVM 入门（2 个部分）

6

静态验证入门

7

形式验证入门 +

SystemVerilog 断言入门

8

动态验证入门

9

硬件仿真入门

Cadence Palladium 概述

Cadence Protium 概述

10

调试工具

11

功耗验证入门