概要

チップレベルのサインオフを一晩で完了させ、生産性と市場投入までの時間を加速

Cadence Certus Closure Solutionは、フルチップの最適化とサインオフを実現する、業界初の完全自動化・大規模分散型環境です。チップレベルの最適化とサインオフを最大10倍までコンカレントに実行させることが可能です。さらに、対応可能なロジックインスタンス数が無制限であるため、近年の設計大規模化にも対応します。超大規模分散処理に基づく新しいアーキテクチャを採用し、フルチップの階層的最適化とサインオフのクロージャを、真の意味で完全に自動化し、最高の分散効率化を実現する環境をサポートします。

その大規模分散コンピューティング能力により、フルチップ最適化、InnovusImplementation Systemによるインプリメンテーション、Pegasus Physical Verification Systemによるメタルフィル、Quantus Extraction Solutionによる寄生抽出、Tempus Signoff SolutionによるSTAタイミング解析を同時に実現します。スケーラブルなアーキテクチャを使用することにより、Integrity 3D-IC solutionと緊密に統合され、同一または異なるプロセスで開発される数百万インスタンス規模のダイ、複数ダイ間のパスから構成される3D-ICの設計に対して、大規模分散同時最適化とサインオフのフローが可能になります。

主な利点

10倍の生産性で、デザインクロージャーと市場投入までの時間を短縮

10倍の生産性

一晩のコンカレントタイミング最適化およびサインオフ

より優れたPPA

これまで不可能だった最大出力回復への最短ルートを実現

エンパワードコラボレーション

ブロック設計者との設計ループを排除するとともに、最適化およびサインオフの迅速な意思決定を可能

ユーザーエクスペリエンスの向上

自動化により、ユーザーの生産性を向上させることが可能

Features

フルチップの最適化とサインオフのためのクラウド対応、完全自動化、大規模分散化

  • 最適化とサインオフを同時に行う超並列分散アーキテクチャ
  • フルチップのフラットSTA、最適化、配線、抽出、メタルフィル、サインオフを完全自動化および大規模分散化
  • フルチップサインオフタイミングによる正確なタイミングとパワーリカバリの実現
  • ピークメモリを最小限にしながらマシンリソースを最大限に使用した最適化とSTAが可能
  • クラウドやデータセンター環境に最適なクラウド対応分散型階層最適化とサインオフSTA

Resources

Browse Recommended Resources

video

Full-Chip Optimization and Signoff in a First-Of-Its-Kind Environment

Sharad Mehrotra, Vice President of Engineering for Signoff Products, introduces the Cadence Certus Closure Solution, a revolutionary new tool that delivers overnight design closure at a chip-level and sub-system-level.The solution provides customers with a first-of-its-kind fully automated environment featuring a massively parallel and distributed architecture.

関連製品