ケイデンスの新製品Certus Closure Solution、並列分散同時処理によりチップ全体の最適化およびサインオフを10倍高速化
12 Oct 2022
要旨:
- 超並列分散処理アーキテクチャを採用した業界初の完全自動化環境
- 処理規模の制限なく設計最適化およびサインオフをサポートし、消費電力を大幅に削減しながら一晩で完了する短TAT化を実現
- クラウド対応ソリューションにより、ハイパースケールコンピューティング、5G通信、モバイル、車載、ネットワークに向けた先進デザインの開発を促進
ケイデンス・デザイン・システムズ社(本社 米国カリフォルニア州サンノゼ市、以下ケイデンス)は、10月11日(米国時間)、増大するチップレベルのデザイン規模および複雑性に関する課題に対応する新製品Cadence® Certus™Closure Solutionを発表しました。Cadence Certus Closure Solutionは、設計クロージャーサイクル全体を自動化することにより、数週間かかっていたサインオフ最適化から配線、STA (static timing analysis)、寄生抽出までのプロセスを一晩で実行できるようになるまで加速します。本ソリューションは、処理規模制限なく最大規模のチップ設計に対応し、現在のメソドロジーやフローと比較して生産性を最大10倍向上します。
ケイデンスの新製品Certus Closure Solutionは、自動化により設計クロージャープロセス全体を数週間から一晩で実行できるように加速することで、設計生産性を最大10倍向上し、処理規模制限なく最大規模のチップ設計に対応します。
Cadence Certus Closure Solutionは、ハイパースケールコンピューティング、5G通信、モバイル、車載、ネットワークなど、先進アプリケーションデザインの設計におけるサインオフ・クロージャーの障害や複雑性を軽減します。これまで、フルチップのクロージャーフローにおいては、フルチップ統合から、プロセスコーナーとシナリオに関する何百もの組み合わせに対する最適化およびサインオフSTAに至るまで、手作業による面倒な処理が伴い、完了までに数か月もの間、設計者の工数が必要でした。この新しいソリューションは、卓越した最適化およびサインオフプロセスの超大規模分散処理をサポートする完全自動化された環境を提供します。これにより、ケイデンスの既存ツールInnovus™™ Implementation SystemおよびTempus™ Timing Signoff Solutionとエンジンを共有し、フルチップの同時最適化が可能になり、ブロック設計者との設計ループを排除するとともに、最適化およびサインオフの迅速な意思決定を可能にします。さらに、Cadence Cerebrus™ Intelligent Chip Explorerを併用することにより、ブロックレベルからフルチップのサインオフ・クロージャーまで、さらに生産性を向上させることが可能です。
Cadence Certus Closure Solutionの特長は以下の通りです:
- 革新的かつ拡張性の高いアーキテクチャ: Cadence Certus Closure Solutionに搭載されている階層最適化およびサインオフの分散処理アーキテクチャはクラウド上での実行に理想的で、社外クラウド、社内データセンターどちらの環境でも運用可能
- インクリメンタル・サインオフ: デザインの変更された部分のみを柔軟に復元、置換する環境を提供し、最終サインオフプロセスをさらに加速
- エンジニアリング生産性の向上: 完全自動化されたフローにより、複数チーム間の長時間にわたる設計繰り返しを軽減し、市場参入期間を短縮
- SmartHubインターフェイス: 改善されたインタラクティブなGUIにより、詳細なタイミングデバッグを可能にし、最終段階までデザインクロージャーをサポート
- 3D-ICデザインの効率化: Cadence Integrity™ 3D-IC Solutionと密接に統合されており、ヘテロジニアスプロセスダイ間の設計パスのクローズが可能
ケイデンス・コメント
Dr. Chin-Chi Teng(senior vice president and general manager, Digital & Signoff Group)
「現在の設計チームは、チップレベルのサインオフタイミングや消費電力の要件を満たすために、一度の設計イタレーションに5日から7日費やしている場合もあります。そして従来のメソドロジーは、効率的なデザインクロージャーに必要なチーム間協力やユーザー体験の活用を促進する環境を必ずしも提供できていませんでした。我々は設計コミュニティのニーズに合わせ、新製品Cadence Certus Closure Solutionをリリースすることによって、非常に優れたPPA結果を数時間で提供するチップレベル最適化およびサインオフの革新的な設計環境をお客様に提供します。これにより、お客様が生産効率向上に向けた目標を達成し、製品をより速く市場に投入するためのソリューションをお客様に提供します。」
Cadence Certus Closure Solutionは、ケイデンスのIntelligent System Design™戦略を支えるものであり、卓越した完成度の高いデザインを可能にします。詳細については、www.cadence.com/go/certusprをご参照ください。
MaxLinear社コメント
Dr. Paolo Miliozzi氏(vice president, SoC Design and Technology)
「高性能、低消費電力のアナログ・ミックスシグナル製品をスケジュール通りに提供することは、当社にとって大変重要な課題ですが、チップレベル全体のサインオフ・クロージャーは、お客様の納期を守るために努力を続けている私たちエンジニアリングチームが直面する深刻なボトルネックのひとつです。ケイデンスの Certus Closure Solutionを使用し、最適化とサインオフを同時に行うことで、チップレベルのサインオフを一晩で完了させることができ、エンジニアリングチーム全体の生産性を向上させることが可能になります。本ソリューションにより、STA、配線、抽出を含む最適化およびサインオフのフロー全体を自動化できるため、当社のエンジニアリングチームは、設計の成功率を大幅に向上させ、最大5%の潜在的な電力削減を実現し、市場投入までの時間を短縮することができました。」
ルネサスエレクトロニクス社コメント
蓑田 幸男氏(共通EDA技術開発統括部 デジタル設計技術部 主管技師)
「今日のダイナミックな設計環境において、市場投入までの時間を短縮するためには、自動化された堅牢なサインオフ・クロージャーの手法とツールが必要です。私たちはCadence Certus Closure Solution を使用することによって、チップレベルのサインオフ・クロージャーのターンアラウンドタイムが従来の手法に比べて6倍短縮され、全体の生産性向上に寄与したことを確認できました。今回の成功を受け、当社の最新デザインの開発にも本ソリューションを採用する予定です。」
ケイデンスについて
ケイデンスは電子設計の分野における中心的なリーダーであり、30年以上に渡り蓄積したComputational Softwareに関する専門知識をベースに製品開発を進めています。Intelligent System Design戦略のもと、設計コンセプトを実現するためのソフトウェア、ハードウェア、IPを提供しています。ケイデンスのお客様は、世界で最も革新的な企業であり、コンシューマー、ハイパースケールコンピューティング、5G通信、自動車、モバイル、航空宇宙、産業、ヘルスケアなど、最もダイナミックな市場アプリケーションに向けて、チップからボード、システムに至るまで、卓越した電子製品を提供しています。ケイデンスは過去8年間にわたり、Fortune誌の「働きたい会社ベスト100」にランキングされています。詳細については cadence.comをご参照ください。
© 2022 Cadence Design Systems, Inc. All rights reserved worldwide. Cadence, the Cadence logo and the other Cadence marks found at www.cadence.com/go/trademarks are trademarks or registered trademarks of Cadence Design Systems, Inc. All other trademarks are the property of their respective owners.
Category: Featured
お問合せ先