Virtuoso Heterogeneous Integration

概要

Virtuoso Studioでヘテロジニアス・インテグレーションを加速

異なる種類の半導体を1つのシステムに統合することで、RF、フォトニクス、有線インターフェースの高性能化を図りながら、サイズと電力の削減を実現します。チップレットを統合することで、個々の回路を最適なプロセスで実装することができ、全体的なコスト削減と市場投入までの時間短縮につながります。Cadence Virtuoso Studioの数多くの進化により、設計者は電気、電磁気（EM）、フォトニック信号のマルチファブリック協調解析や、電力・熱解析を含むシステムレベルの統合と検証など、ヘテロジニアス設計の課題に対応できます。

主な利点

Edit-in-Concertテクノロジー

IC、パッケージ、基板のマルチユーザーによるインコンテクスト編集をサポート

クロスファブリック解析とサインオフ

IC、パッケージ、基板にまたがるネット全体を考慮

インターオペラビリティ

VirtuosoとAllegroプラットフォームのインターオペラビリティにより、どちらからでも設計可能

真のマルチテクノロジー環境

Virtuoso Studioのインフラストラクチャは、システム設計で使用する複数のPDKを同時に利用可能

システムレベルのDRC と LVS

システム全体のコネクティビティ、マニファクチャビリティを検証

Features

完全なシステムのインプリメンテーション:
Edit-in-Concertテクノロジーにより、システム設計をファブリックをまたいで同時に編集し、環境内で変更点を即座に確認することができます。RFIC、フォトニックIC（PIC）、システムインパッケージ（SiP）モジュールの設計者は、モジュールや他のファブリック（チップ、モジュール、ボード）上のすべてのICのコンテキストを用いてレイアウトを編集することができます。これにより、ファブリック間の接続が常に正しく、製造可能で、正確であることが保証されます。ケイデンスのAllegroのインターオペラビリティにより、業界標準のツールやフローを使用して、システム設計にビルディングブロックをインポートしたり、パッケージ設計の仕上げやテープアウトを行うことができます。
クロスファブリック解析とサインオフ:
システム全体のレイアウトとスケマティックがVirtuoso環境で表現されているため、「ゴールデン」なシステム回路図をシミュレーションすることができます。デザイン全体を抽出し、レイアウトの効果をバックアノテーションして、システムレベルの検証を可能にします。RFとフォトニクスを含むクロスファブリックフローは、今日の複雑なシステムにとって極めて重要です。