重要な設計意図を維持したカスタムIPのプロセスマイグレーション

プロセスマイグレーションは、多くのツール世代にわたって進化してきました。安定したサプライチェーンの構築と地政学的な課題を克服することで、業界ではデザインマイグレーションに対する関心が再び高まっています。カスタム設計と実装のための高度な自動化機能を備えたCadence Virtuoso Studioは、さまざまなカスタムIC設計とレイアウトマイグレーションフローに対応する次世代の先駆けとなる自動化ツール群を備えています。

cubes image

カスタムデザイン、レイアウトの再設計にかかる数週間の作業を軽減

快適な操作環境

Virtuosoのスケマティックおよびレイアウトエディタ内で簡単に設計をマイグレーション

簡素化

デバイスとパラメータをスプレッドシート形式でマッピング

カスタマイズが可能

単一セルまたは階層型レイアウトの再生成

自動化

Virtuoso ADE Suiteを使用し、ターゲットプロセスノードでデバイスパラメータを最適化

生成AIを活用したカスタムデザインとレイアウトのマイグレーション

  • 数式ベースのパラメータマッピングをサポートするデバイスマッピングテーブル
  • 全自動インテリジェント回路図再配線
  • 自社製を含む回路最適化エンジンを選択可能
  • 自動レイアウトマイグレーション用にソースからレイアウト制約抽出
  • 配置の再利用とインクリメンタルアップデートによるインタラクティブなレイアウト再生成フロー

総合的な統合ソリューションがVirtuoso Studioの基盤

スケマティック・マッピング

最初のステップは、Virtuoso Schematic Editorを使用して、回路図をソースプロセスノードからターゲットプロセスノードへマッピングすることです。ソースからターゲットへのデバイスとそのパラメータのマッピングテーブルが、ツールへの入力となります。シンボルの不一致がある場合、ツールはマッピングされたスケマティック上で自動的に再配線を行います。

スケマティック・マッピングにより、新しい回路図はネットリスティングとシミュレーションに対応できるようになります。

回路最適化

設計仕様、マッピングされた回路図、テストベンチはVirtuoso ADE Suiteに渡され、回路特性が仕様を満たすようにデバイスサイズを最適化します。デザインスペース最適化フローでは、ビルトインアルゴリズム、またはプライベートアルゴリズムを統合して、センタリングと最適化を迅速に行います。最適化されたデザインは、異なるプロセスコーナーで検証することができ、ターゲットプロセスノードでのデザインの信頼性を確認することができます。

回路のマイグレーションが完了したら、レイアウトマイグレーションのステップに引き継がれます。

レイアウト・マイグレーション

マイグレーションされた回路図とソースレイアウトは、Virtuoso Layout Suiteに渡され、ターゲットプロセスノードでレイアウトを再生成します。ツールは、ソースレイアウトの回路構成、デバイスのグループ化、配置トポロジーを特定し、それらをテンプレート化します。自動配置配線エンジンは、抽出されたテンプレートを使用してターゲットプロセスノードでレイアウトを生成します。マイグレーションされたレイアウトは、ソースレイアウトの主要な設計意図を保持し、ターゲットプロセスノードに応じてDRCとLVSフリーの結果を得ることができます。

Need Help?

Training

The Training Learning Maps help you get a comprehensive visual overview of learning opportunities.
Training News - Subscribe

Browse training

Online Support

The Cadence Online Support (COS) system fields our entire library of accessible materials for self-study and step-by-step instruction.

Request Support

Technical Forums

Find community on the technical forums to discuss and elaborate on your design ideas.


Find Answers in cadence technical forums