IC Package Design Flows
複雑で高度なパッケージでは、ICの速度やデータ転送速度の増加と電源電圧の低下、高密度化、より小型のジオメトリの組み合わせによるPI(Power Integrity)とSI(Signal Integrity)問題に直面しています。スタックされたダイとパッケージ、ピン数の増加、および電気的性能のコンストレインとのため、半導体パッケージの物理的設計がより複雑になっています。
Cadence ICパッケージングとマルチファブリック協調設計フローは、設計プロセスを迅速化するための自動化と精度を実現します。これらの問題に対処するには、デザインプロセス全体で使用できる最新のPIリリースとパワー・アウェアなSigrity SIツールが必要です。ボード間インターコネクトは、IC、パッケージ、およびPCBデータを統一し、信号対バンプ/ボール割り当て、接続/ルーティング経路シナリオを容易に導出して評価することができます。このデータが単一のキャンバス環境で統一されると、IC/パッケージ/PCBの協調設計だけでなく、レイアウトと解析ソリューションを統合したコンストレイント・ドリブンの電力供給ネットワーク(PDN)設計が可能になります。