Cadence® Joules™ RTL Design Studioにより、RTL設計者は、電力、パフォーマンス、エリア、混雑 (PPAC)のフィジカル設計への影響を、早期かつ精度の高い洞察を迅速に得ることができます。フロントエンド設計者は、設計レイアウト内で発生する問題を特定し、ソースコードまで追跡し、より良いPPAC達成に向けて、RTLを改善するための実用的なガイダンスを自動的に提供できます。同時に、インプリメンテーション設計者は、この早期デバッグの恩恵により、RTLレベルでは修正できない問題の対応にリソースを割り当てることができます。
概要
Cadence® Joules™ RTL Design Studio allows RTL designers to rapidly get early and accurate insight into the physical design effects of power, performance, area, and congestion (PPAC). Front-end designers can locate problems in the design layout, trace them to the source code, and automatically give actionable guidance to improve RTL for better PPAC. Simultaneously, implementation engineers benefit from this early debugging because they can now allocate resources to fix issues that cannot be fixed at the RTL level.
以前は、RTL設計はインプリメンテーション設計者からは孤立しており、フロントエンドとバックエンドの間は遮断されていました。この遮断により、2つのチーム間で余分なやり取りが発生し、設計サイクルが延長され、市場投入までの時間が大幅に遅れる事態も発生していました。効果的なフィジカル実装を実現するためには、主要なタイミングと混雑の問題をハンドオフ前に解決する必要があります。精度の高い見積もりとインテリジェントなデバッグが早期に利用可能であれば、RTLコーディングとアーキテクチャにおけるフィジカル実装の課題の20%-40%を解決することができます。
Joules RTL Design Studioは、ソースコードのハンドオフが完全に最適化され、フロントエンド設計者のPPA目標達成を確実なものにします。このソリューションのPPAC見積もりは、業界をリードするケイデンスの Innovus™ Implementation System, Genus™ Synthesis Solution, そして Joules RTL Power Solutionのコアエンジンによって駆動されるため、ユーザの設計を行う上での決定の正確性を信頼できます。独自のインテリジェントなデバッグアシスタントシステムは、Joules RTL Design Studioを際立たせます. このエキスパートシステムは、違反の考えられる原因を優先順位付けし、追加の洞察により、設計者がRTL問題に対処する方法を理解できるようになり、よりスマートで効率的な製品の実現につながります。
Joules RTL Design Studioは、生成AIソリューションであるCadence Cerebrus™ Intelligent Chip Explorer, と緊密に統合されており、フロアプランの最適化や周波数と電圧のトレードオフ等の設計空間のシナリオを検討できます。さらに、 Cadence Joint Enterprise Data and AI Platform の統合により、異なるバージョンのRTLまたは過去のプロジェクト世代間の傾向や洞察の分析が可能になります。
主な機能と利点
インテリジェントなRTLデバッグ・アシスタント・システム
-
パワー、パフォーマンス、エリアおよび混雑（PPAC）の早期見積もりに加え、設計サイクル（論理設計、レイアウト設計、製造に向けた実装）全体を通じての実用的なデバッグ情報を提供します - 設計者はwhat-if解析により潜在的な解決策を検討し、設計のイタレーションを最小限に抑え、デザイン品質を向上させることが可能になります
- RTLの改善により、品質(QOR)が最大25%向上
RTLとインプリメンテーションの両方のデータベース入力をサポート
- フロントエンド設計者が、インプリメンテーション問題のデバッグや解決を支援できます
実績のあるエンジン
- Joules RTL Design Studioは、 Innovus Implementation System, Genus Synthesis Solution, そしてJoules RTL Power Solutionと同じエンジンを共有し、信頼できるプロトタイプの精度を実現します
TAT短縮と生産性向上
- フルプロダクションのフィジカル合成フローと比較して、より高速なフィジカル見積もりと短縮された実行時間により、生産性が5倍向上
- インテリジェントなフィードバックにより、イタレーションがより速く、より少なくなります
統合コックピット
- RTL設計者に効率的で使い勝手の良い環境を提供し、フィジカル設計に関するフィードバック、違反の特定と分類、ボトルネック解析、RTL―回路図―レイアウト間のクロスプロービング環境を提供します
- シングルGUIから全ての解析および設計探索機能にアクセスし、結果の品質(QoR)を最適化します
先進のRTL設計機能
- RTLリストラクチャリング–論理階層の変更 : グループ化、グループ解除、移動、追加または削除を行い、RTLを書き換えて、PPACを改善します
- PPACトラッキング – 幾つかの実行間または同じ実行のステージ間でQoRを比較します
- RTL比較 – 単純なRTL修正から複雑な論理変更まで、複数の抽象化レベルでのRTL差異をハイライトします
Lintチェッカーの統合
- Lintチェッカー（デザインデータ、アクティビティ、UPF、フィジカルや制約チェック）を段階的に実行し、データやセットアップの問題を事前に解決することで、エラーを減らし、設計完了までの時間を短縮することができます
OS Platform Support
Joules RTL Design Studio supports:
- RHEL supported tested 7.4, 7.4+, 8, 9
- SLES 12,15
- CentOS 7.4+
ケイデンスのサービスとサポート
参考
- Vanderlip, Jeff. "Physical RTL optimization solves problems early." EETimes DesignLines. November 15, 2002.