ケイデンスとインテル社ファウンダリー部門 EMIBパッケージング技術を用いた異種統合の実現に向けて連携
21 Feb 2024
ケイデンスとインテル社ファウンダリー部門は、複雑化する異種集積マルチチップ(チップレット)アーキテクチャに対応するため、Multi-die Interconnect Bridge(EMIB)技術を活用した先端パッケージングフローの開発・認証で連携しました。これにより、Intel社のお客様顧客は先端パッケージングを活用して、HPC、AI、モバイルコンピューティングの設計を加速することができます。先進的なEMIBフローにより、設計チームは、異なるフォーマット間でデータを変換することなく、初期段階からのシステムレベルの計画プランニング、最適化、解析から、DRCを考慮した実装設置、実際のフィジカルサインオフに至るまでを、シームレスに移進行することができます。この画期的な連携により、複雑なマルチチップ(チップレット)パッケージの設計サイクルが大幅に短縮されることが期待されます。
これにより、のコラボレーションによりもたらされる先進的なパッケージングフローには、以下のケイデンス製品をが含みまれます。
- Allegro® X APD(配置、シグナル/パワー/グラウンド配線、設計内の電力解析、DFM/DFA、最終の製造業生産高)
- Integrity™ 3D-IC PlatformおよびIntegrity System Planner(システムレベルの設計集約、計画、最適化)
- Sigrity™およびClarity™ソルバー(3D電磁場抽出、2つのパラメータ生成、初期段階およびサインオフ時のシグナルインテグリティ、DC/AC電力解析、パッケージングモデルの抽出)
- Celsius™ソルバー(初期段階およびサインオフ時の熱解析/ストレス)
- Virtuoso® Studio(EMIBブリッジの信号/電源/グランド配線用)
- Pegasus™検証システム(サインオフDRCおよびSystemLVS用)
インテル社ファウンダリー部門コメント
Rahul Goyal氏 (Vice President and General Manager, Product and Design Ecosystem)
「エンジニアリングプロジェクトの計画と実装の初期段階で、熱、シグナルインテグリティ、電源のモデル化をエンジニアリングプロジェクトの計画と実装の初期段階で取り入れることは、シームレスな設計プロセスのために極めて重要です。これらの考慮事項を前もって統合することで、エンジニアは設計とサインオフ関連の作業を同時に行うことができ、その過程下流工程での潜在的な遅延を回避することができます。さらに、この積極先行的なアプローチは、により、設計の実行可能性をが確認し、求められる規格や必要とされる標準的なプロセスやガイドラインに関して一貫したコンプライアンスを保証できます。」
ケイデンスコメント
Michael Jackson (Corporate Vice President of Research and Development, Custom IC and PCB Group)
「より多くの設計者がマルチチップレットアーキテクチャや先進的なパッケージングに考慮しを扱い始めたことで、適切な設計ツールや設計手法がより重視されるようになりました。ケイデンスとIntel Foundry社の連携は、EMIB認定のリファレンスフローを提供することで、異種集積ソリューションへの移行を合理化することができます。この最適化されたフローは、私たちの共通のお客様顧客にが、急速に変化するハイテク市場において複雑化する電子設計に素早く対応できると考えます。」
この戦略的な連携は、インテルのテクノロジーを採用する顧客お客様にとって、大きなメリットをもたらし、リスクをの軽減に貢献します。
Media Contacts
フィールド・マーケティング部
E-mail: japan_pr@cadence.com