ケイデンスのデジタル設計およびカスタム設計フローが TSMCのN3プロセステクノロジーで認証を取得
TSMCとの協業を拡張することにより、モバイル、AI、ハイパースケール向け エレクトロニクスの技術革新を加速
Yokohama, 26 Aug 2020
ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、8月25日(米国現地時間) 、ケイデンスのデジタル設計フルフローおよびカスタム設計ツールパッケージソフトがさらに強化され、TSMCの3nm (N3) プロセステクノロジーにおいて最適な結果を提供したことを発表しました。ケイデンスのパッケージソフトが、TSMCのN3プロセスのDRM (Design Rule Manual) およびSPICE認証を取得し、さらに強化されたことより、革新的なリファレンスフローおよびメソドロジーを使用してN3プロセステクノロジー上での次世代モバイル、AI、HPCアプリケーションの開発が可能になります。ケイデンスおよびTSMCは、TSMCのN3先端プロセステクノロジーを使用されるお客様と実製品設計に関して協業しており、お客様はすでにテープアウトを完了しています。
今回認証されたツールパッケージソフトは、ケイデンスのIntelligent System Design™戦略を支えるものであり、卓越した完成度の高いSoCを開発することを可能にします。ケイデンスのフローは緊密に統合されており、すべてのツールがシームレスかつ確実に動作します。お客様は、N6およびN5に対応するプロセスデザインキット (PDK) をダウンロードし、設計プロジェクトを即座に開始することができます。ケイデンスの先端ノード向けソリューションの詳細については、www.cadence.com/go/advancednodeprをご参照ください。
N3向けに認証されたデジタル設計、サインオフ検証ツールパッケージソフト
ケイデンスの統合デジタル設計フルフローはさらに強化され、TSMCのN3プロセステクノロジーに関して認証されました。今回認証されたケイデンスのデジタル設計フルフローは、フィジカル最適化エンジンおよびサインオフレベルのタイミングクロージャーの強化を特長としています。フローには、Innovus™ Implementation System、Liberate™Characterization、Liberate Variety™ Statistical Characterization、Quantus™ Extraction Solution、Tempus™ Timing Signoff Solution、Voltus™ IC Power Integrity Solution、Pegasus™ Verification Systemが含まれています。さらに、Genus™ Synthesis Solutionおよび設計の予測性を高めるiSpatialテクノロジーも含まれており、モバイルおよびハイパースケールデータセンターデザインに向けた新しいプロセステクノロジ上で使用可能です。
ケイデンスのデジタル設計パッケージソフトおよびリファレンスフローは、TSMCのN3プロセステクノロジー上で最適なPPA (Power, Performance, Area) を達成できるようお客様を支援します。改良されたツールパッケージソフトには、高精度な抽出、最適な配線ルール、キャラクタライゼーション時の高精度なLVF生成、先端カラーリングエンジンへのロバストな対応が含まれ、モバイル、AI、HPCシステムを最適なPPAで設計することが可能になります。
N3向けに認証されたカスタム設計ツールパッケージソフト
ケイデンスのカスタム設計ツールパッケージソフトもTSMCのN3プロセステクノロジーで認証されました。今回認証されたツールには、Virtuoso® Schematic Editor、Virtuoso Layout Suite、Virtuoso ADE Product Suite、Voltus-Fi Power Custom Power Integrity Solution、新しいSpectre X Simulatorを含むSpectre®Circuit Simulation Platformで構成されるVirtuosoカスタムIC設計プラットフォームが含まれます。
ケイデンスは、TSMCの最先端プロセステクノロジーに向けてVirtuoso Advanced-Node Platformでサポートされるカスタム設計メソドロジーおよび機能を継続的に改善しています。お客様は、これからもVirtuosoプラットフォームの高度な機能を使用することによって、従来の設計手法と比較して、カスタムデザインの設計スループットを向上することができます。TSMCのN3プロセステクノロジーに向けて改良されたカスタムツールには、改良されたデバイスレベルの配置配線フロー、および既存のプロセスノードからの包括的なデザインマイグレーションフローがサポートされ、拡張3nmデザインルール、カスタムデジタルカラーリマスター、アナログセル対応の改良、生産性向上を提供します。
TSMC社コメント
Suk Lee氏 (Senior director of the Design Infrastructure Management Division):
「長期間にわたるケイデンスとの協業を通じて、TSMCの最新N3プロセステクノロジーを利用して次世代モバイル、AI、HPCシステムを設計するお客様に対して最先端のサポートを提供しています。我々の最新の成果によって、お客様はTSMCの3nmプロセス技術による大幅なパワーと性能の向上の恩恵を受け、最新ツールを活用して設計を行い、新製品のイノベーションを迅速に市場に投入することを可能になります。」
ケイデンス・コメント
Dr. Chin-Chi Teng (Senior vice president and general manager of the Digital & Signoff Group) :
「我々は、新たに開発されるモバイル、AI、HPCアプリケーションへの対応に必要な最先端テクノロジーをお客様が利用可能となるようTSMCと緊密に取り組んできました。様々なお客様がデザインを次のレベルに上げるべく、TSMCの最新N3プロセステクノロジーでの認証およびN7、N5デザインでの様々な成功をベースとして、TSMCのN3プロセステクノロジーにおいてケイデンスのデジタルリファレンスフローを評価しています。」
![](/content/dam/cadence-www/global/en_US/images/site-images/icons/navigation-icons/Media_Contacts_icon.png)
お問合せ先