ケイデンス、業界初のメモリー設計・検証向け統合ソリューション、Legato Memory Solutionを発表
従来の単一ツールソリューションと比較して設計生産性を1/2に短縮
横浜, 07 Sep 2017
ケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、9月6日(米国現地時間) 、業界初のメモリー設計・検証向け統合ソリューション、Cadence® Legato™ Memory Solutionを発表しました。Legato Memory Solutionにより、複数の設計タスク、検証タスクを実行するために様々な単一ツールを組み合わせる際の複雑な作業が無くなり、従来と比較して設計生産性を最大で2倍向上することが可能です。
ケイデンスLegato Memory Solutionの詳細については、www.cadence.com/go/memorysolutionをご覧ください。
これまでに類を見ない、高度な機能を凝縮したLegato Memory Solutionが提供する設計環境により、設計工程が自動化され、お客様はケイデンスの革新的なツールを使用して製品をより早く市場に投入することが可能となります。このソリューションには、マルチコーナー解析およびモンテカルロ解析を実行する際に既存のシミュレーションデータベースを利用する特許出願中の新しいCadence Super Sweepテクノロジが含まれており、お客様は実行時間及びシミュレーションのスループットを向上することができます。
Legato Memory Solutionに含まれる以下のテクノロジにより、設計全体の生産性を向上します:
- ビットセル設計および検証環境: 設計環境から別の環境に移動ことなく、ばらつき解析を含むビットセルの設計を行うことが可能
- メモリーコンパイラー設計および検証環境: Legato Memory Solution上でフルメモリーアレイの設計および検証が可能となり、新しいSuper Sweepテクノロジを使用することにより、先端ノード設計において精度及びシミュレーションスループットの最適化が可能
- メモリーキャラクタライゼーション環境: SoC (system-on-chip)のフルチップ解析用にメモリモデルをLibertyフォーマットで作成することが可能。メモリーキャラクタライゼーション環境と回路シミュレーション環境の緊密な統合により、ポイントツールでは実現が困難だった精度およびパフォーマンスのさらなる向上を実現
Socionext社コメント
岡本𠮷史 氏 (取締役執行役員常務 兼 CTO) :
「映像、ネットワーク、コンピューティング分野で長年培ってきた技術を元に、様々なアプリケーションを支え世界をリードするSoC (System-on-Chip)ソリューションのサプライヤーとして、メモリーマクロの高精度なシミュレーションは、SoCの面積および消費電力の最小化に不可欠です。ケイデンスのLegato Memory Solutionを使用することによって、従来のツールソリューションと比較して設計生産性が2倍向上し、SoC向け12nmメモリーマクロ設計のテープアウトに成功しました。さらに、シミュレーション結果とシリコン測定の高い相関性を確認することもできました。」
ケイデンス・コメント
Tom Beckley (senior vice president and general manager of the Custom IC & PCB Group) :
「シミュレーションの実行時間及び精度は、SoC設計工程スケジュールにおいてますます重要になっています。新しいLegato Memory Solutionは、実績を誇るケイデンスの既存製品Virtuoso® Liberate™ MX Memory Characterization Solution、Spectre® eXtensive Partitioning Simulator (XPS) 及びVirtuoso Variation Analysisソリューションの実行環境を統合する特許取得済みのテクノロジにより、設計者の生産性を向上し、お客様が厳しい設計スケジュールを達成できるよう支援します。」
お問合せ