在大型软件定义SoC芯片中,软件验证成熟度成为该大型SoC芯片成功与否的必要条件,所以在芯片开发阶段,软件测试的介入时间对该芯片Tapeout时间有着直接影响。但是软件测试又受到芯片开发进度的影响,因为软件无法在不成熟的芯片代码开发阶段做过多的验证。所以传统的芯片开发流程为:RTL代码设计->RTL代码EDA工具验证->软件测试。显而易见该流程的弊端为软件测试的开始时间完全取决于芯片的开发及验证进度,整个流程是串行运行的,从而导致芯片最终的tapeout时间大大加长(这里还没有考虑软件测试发现问题到RTL的代码修改的回归时间)。幸运的是我司使用了来自Cadence的Helium验证平台,通过该验证平台,可以将芯片部分RTL模块提前模型化,即在实际RTL没有准备好之前软件就可以开始调试部分代码。该平台使得设计流程创新性的变为:RTL代码的EDA验证过程与软件测试并行进行,从而大大的提前了软件测试介入时间及节约了代码的迭代过程所耗费时间,最终使得整个芯片的开发周期大大缩短。同时在此虚拟平台上,相对于使用EDA、Palladium或者Protium,软件可以快速的启动OS,从而使得软件测试验证本身的时间大大缩短。